MOS examples

---

Cases

Channel의 length(L)과 width(W)의 변화에 따른 Ids-Vgs, Ids-Vds 그래프를 살펴보자.

위의 그래프를 보면 왜 3나노 공정과 같이 channel의 length를 줄이는것에 산업이 집중하는지 알 수 있다.

이번에는 width에 변화를 주었을때의 변화를 살펴보면 width가 커지면 전류가 강해지는 것을 알수 있다. 그러나 width를 키워서 transistor를 설계하면 그만큼 차지하는 자리도 넓어지니 그 효율성을 따져서 trade-off 비율을 설정해야할 것이다.

---

PMOS Saturation Case

Input Voltage가 0, Drain voltage가 0, Source voltage가 1인 경우 Vgs는 -1, Vds는 -1이 되고 PMOS의 Vth를 -0.5로 두면 기준 voltage인 Vds-th는 -0.5가되고 이때 Vds가 -1이므로 saturation 상태이다.

 

Input Voltage가 -1, Drain voltage가 -2, Source voltage가 0인 경우 Vgs는 -1, Vds는 -2이 되고 PMOS의 Vth를 -0.5로 두면 기준 voltage인 Vds-th는 -0.5가되고 이때 Vds가 -2이므로 saturation 상태이다.

 

둘다 Vds가 0보다 작고 -0.5 보다 큰 -0.3과 같은 값이었다면 Triode 상태였을 것이다.

---

Inverter

Inverter는 0인 신호를 1로, 1인 신호를 0으로 바꿔주는 회로를 의미한다.

이를 CMOS를 이용하여 설계하려면 위와 같이 디자인하면된다.

노란 글씨는 Input으로 0V가 들어온 Case로 NMOS는 switch OFF 역할을 하게 되고 PMOS는 switch ON 역할을 하게 되어 계속 들어오던 Vdd 즉 1V가 Vout으로 전달 되는 모습이다.

초록 글씨는 Input으로 1V가 들어온 Case로 NMOS는 switch ON 역할을 하게 되고 PMOS는 switch OFF 역할을 하게 되어 계속 들어오던 Vss 즉 0V가 Vout을 전달 되는 모습이다.

---

NAND

NAND 게이트는 아래와 같이 작동하는 논리 회로이다.

이를 CMOS를 이용하여 설계하려면 아래와 같이 디자인하면된다.

각각 NMOS 2개를 직렬로, PMOS 2개를 병렬로 연결하면된다.

---

Y=(ABCD)'

비슷한 원리를 이용하여 개수를 4개로 들리면 Y=(ABCD)'도 회로로 설계할 수 있다.

Y=(ABCD)'는 ABCD가 모두 1이 들어올때만 output으로 0이 나오는 논리 회로이다.

---